# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-191935

(43) Date of publication of application: 28.07.1995

(51)Int.Cl.

G06F 13/38

(21)Application number: 06-206362

(71)Applicant: INTERNATL BUSINESS MACH

CORP (IBM)

(22)Date of filing:

31.08.1994

(72)Inventor: CHERICHETTI CORY A

**DINICOLA PAUL D** JOHNS CHARLES R

RAHIM OMAR M RICE DAVID A

VAN NOSTRAND MARK

(30)Priority

Priority number: 93 144175

Priority date : 27.10.1993


Priority country: US

## (54) DATA PROCESSING SYSTEM

(57)Abstract:

PURPOSE: To efficiently transfer data between a host system and a sub-system.

CONSTITUTION: Data are efficiently transferred from a host system through a system bus 40 to a sub-system connected with the host system by using more than one virtual first-in first-out(FIFO) registers in a host memory 30 and a corresponding virtual FIFO set arranged in a sub system memory 50. A transmission controller controls data transfer from a host FIFO to a sub-system FIFO, and a syb-system processor reads and processes data from the sub-system FIFO. The data are stored in the host FIFO before transferred to the syb-system so that overhead related with the start and stop of the data transfer on the system bus 40 can be substantially reduced.



### **LEGAL STATUS**

[Date of request for examination]

31.08.1994

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2784459 [Date of registration] 29.05.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right] 29.05.2001

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-191935

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 13/38

310 F 8944-5B

審査請求 有 請求項の数9 OL (全 8 頁)

(21)出願番号

特願平6-206362

(22)出願日

平成6年(1994)8月31日

(31/1変元権)

(31)優先権主張番号 144175

(32)優先日

1993年10月27日

(33)優先権主張国

米国 (US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 コリー・アンセル・チェリチェッティ

アメリカ合衆国、ニューヨーク州キングストン、ペリー・ヒル・ロード (番地な

し)

(74)代理人 弁理士 合田 潔 (外2名)


最終頁に続く

## (54)【発明の名称】 データ処理システム及びデータ転送方法

## (57)【要約】 (修正有)

【目的】 ホストとサブシステムとの間でデータを効率的に転送する。

【構成】 データがシステム・バス40により、ホスト・システムからホスト・システムに接続されるサプシステムに、ホスト・メモリ30内の1個以上の仮想ファーストインーファーストアウト(FIFO)・レジスタ、及びサプシステム・メモリ50内に配置される対応する仮想FIFOのセットを用いて効率的に転送される。伝送制御装置がホストFIFOからサプシステムFIFOへのデータ転送を制御し、サプシステム・プロセッサがサプシステムFIFOからデータを読出して処理する。データをサプシステムに転送する以前に、ホストFIFOに蓄積することにより、システム・バス40上におけるデータ転送の開始及び停止に関するオーバヘッドが実質的に低減される。



#### 【特許請求の範囲】

【請求項1】オペレーティング・システム・プログラム の制御の下でアプリケーション・プログラムを実行する 第1の処理手段と、

前記第1の処理手段に接続され、前記第1の処理手段に 関連するプログラム及びデータの形式の情報を記憶し、 1個以上の周辺サプシステムに伝送する前記情報を蓄積 する1個以上の一時記憶レジスタを含む第1のメモリ手 段と、

前記第1のメモリ手段に接続され、前記情報を前記1個 10 以上の周辺サプシステムに伝送する伝送手段と、

前記伝送手段に接続される1個以上の周辺サプシステム であって、

前記伝送手段に接続され、前記第1のメモリと前記周辺 サプシステムとの間の情報の伝送を制御する伝送制御手

前記伝送手段及び前記伝送制御手段に接続され、前記第 1のメモリ手段から受信される情報及び前記第1のメモ リ手段に伝送される情報を記憶する第2のメモリ手段で あって、前記第1のメモリ手段から受信される前記情報 を記憶し、前記第2のメモリ手段から前記第1のメモリ 手段に伝送されるデータを蓄積する1個以上の一時レジ スタと、前記第2のメモリ手段に接続され、前記第1の メモリ手段から前記第2のメモリ手段に伝送される情報 を処理する第2のプロセッサとを含む前記第2のメモリ 手段と、を含む各前記周辺サプシステムとを含むデータ 処理システム。

【請求項2】前記第2のプロセッサに接続され、前記第 2のプロセッサによる処理情報結果を表示するビデオ表 示システムを含む、

請求項1記載のデータ処理システム。

【請求項3】前記ビデオ表示システムが前記第2のプロ セッサによる処理の結果生じる情報のグラフィック表現 を表示する、請求項2記載のデータ処理システム。

【請求項4】前記第1のメモリ内の前記一時記憶レジス タがファーストイン-ファーストアウト・レジスタを含 む、請求項1記載のデータ処理システム。

【請求項5】前記第2のメモリ手段内の前記1個以上の 一時レジスタが、ファーストイン・ファーストアウト・ レジスタを含む、請求項1記載のデータ処理システム。

【請求項6】情報処理システムにおける第1のメモリ手 段と第2のメモリ手段との間のデータの効率的伝送方法

第1のメモリ手段内の1個以上の一時レジスタ内のデー **夕量が第1の所定レベルに達したかどうかを判断する第** 1の判断ステップと、

前記第1の判断ステップにより前記第1の所定レベルに 達したと判断されると、直接メモリ・アクセス転送を用 いる伝送制御手段の制御により、前配第1のメモリ手段

対応する1個以上の一時レジスタにデータを伝送するス テップとを含むデータ効率的伝送方法。

【請求項7】前記第2のメモリ手段内の前記1個以上の 一時レジスタ内に、伝送されるデータ量を収容する十分 な空間が存在するかどうかを判断するステップを含む、 請求項6記載のデータ効率的伝送方法。

【請求項8】情報を伝送するための多数の試行を表す力 ウントを含む1個以上のカウンタを更新するステップを 含む、請求項6記載のデータ効率的伝送方法。

【請求項9】前記第1のメモリ手段内に、前記第2のメ モリ手段に伝送される情報を含む複数の一時記憶レジス 夕が存在するかどうかを判断し、複数存在すると判断さ れると、前の一時記憶レジスタからのデータ転送の完了 後に、次の一時記憶レジスタに移行するステップを含 む、請求項6記載のデータ効率的伝送方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はホスト・システム及び通 信サプシステムによりホストに接続される周辺サプシス テムを有するデータ処理システムに関し、特に通信サブ システムにより周辺サブシステムに接続されるホスト・ システムを有し、データがホスト・システムと周辺サブ システムとの間を直接メモリ・アクセスにより伝送され るデータ処理システムに関する。

[0002]

【従来の技術】ここ数年の間に、ほとんどのデータ処理 システムが特定のタイプのグラフィックス出力を標準機 能として提供するようになった。このグラフィックス出 カには、単純な2次元(2D)グラフィックス再生機能 30 から、非常に高度な3次元(3D)グラフィックス再生 機能まである。グラフィックス・サブシステムは複雑 性、パーツ数及びコストの点で多様である。例えば、2 次元グラフィックス・サプシステムは、フレーム・パッ ファ及びビデオ論理だけを含むが、3次元グラフィック ス・サプシステムは、通常、1個以上の浮動小数点プロ セッサ、幾つかのカスタム超大規模集積回路(VLS I)、1個以上のフレーム・バッファ及びビデオ論理を 含む。どちらの場合も、ホストがグラフィックス・アプ リケーション・プログラムを実行し、グラフィックス・ サブシステムのための適切なデータ・ストリームを生成 する。比較的単純な2Dグラフィックスと、より複雑な 3 Dグラフィックスとの差は、グラフィックス命令処理 及びラスタリゼーションにおいて見られる。単純な2D グラフィックス・サプシステムの例では、ホスト・プロ セッサはグラフィックス命令処理及びラスタリゼーショ ンをソフトウェアで実行するが、より複雑な3Dグラフ ィックス・サブシステムの例では、グラフィックス・サ プシステム内のハードウェア及びマイクロコードがグラ フィックス命令及び他のグラフィックス処理を処理す 内の前記一時レジスタから、前記第2のメモリ手段内の 50 る。カスタマがかれらのニーズに最も適合するように、

より柔軟にシステムを構成できるように、通常、グラフィックス・サブシステムはスタンド・アロン機構として 提供される。

【0003】グラフィックス・サブシステムは、通常、 汎用バスによりホスト・プロセッサ・コンプレックスに 接続される。ホスト・プロセッサとグラフィックス・サ ブシステムとの間のデータ転送は、2つの方法の内の一 方により発生する。第1は、ホスト・プロセッサがプロ グラマブル入出力(P I O)転送を用い、データを直接 グラフィックス・サブシステムに記憶する。第2は、グ 10 ラフィックス・サブシステムが直接メモリ・アクセス (DMA) を用い、データをホスト・メモリから読出 す。PIOはホスト・プロセッサ内の命令を用い、単一 ワードのデータをホスト・プロセッサ内のレジスタから グラフィックス・サブシステムに、或いはその逆に転送 するデータ転送機構である。DMAオペレーションは大 きな転送サイズに対して最も効率的であるが、グラフィ ックス・アプリケーションは通常、小さな転送サイズを 生成するので、データ転送のためのDMA機構はグラフ ィックス・アプリケーションではほとんど使用されな い。PIOはグラフィックス・サブシステムへのデータ の転送に使用される典型的な機構である。PIOはホス ト・プロセッサがデータを直接グラフィックス・サブシ ステムに送信することを可能にする。しかしながら、P IO機構は、通常、ホスト・プロセッサとグラフィック ス・サブシステムを接続するパスの帯域幅を効率的に使 用しない。

【0004】直接メモリ・アクセス(DMA)方法及び 装置が、Christiansenらによる米国特許第381247 5号で開示されており、この特許は本願においても参照 される。

【0005】米国特許第4430699号は分散データ処理システムを開示し、一般にシステム相互通信プロセッサにより制御される幾つかの局所システムの相互接続を示す。システム相互通信プロセッサは、協調及び通信制御初期化、並びに局所システム間の通信に関連するシミュレーションを請け負う。機能通信層は通信プロトコルを請け負う。トランスポート・モジュール及びループ式光バスを含むトランスポートー層は、局所システムと分散データ処理システムとの間のデータ伝送用のハードウ40ェア層を提供する。

【0006】この特許の分散データ処理システムは、局所システム間の伝送に対応してデータを記憶するためにファーストイン-ファーストアウト(FIFO)・レジスタを使用するが、この特許はホストとサプシステムとの間のデータ転送効率を向上させ、データ転送開始及び停止時の短いパーストに固有のオーバヘッドを排除するために、独立のプロセッサの制御下で動作するホスト・メモリ内の複数の仮想FIFO及びサプシステム・メモリの使用を教示しない。

[0007]

【発明が解決しようとする課題】本発明の第1の目的は、転送される所定の最小量のデータを蓄積するために、最初にデータをシステム・メモリ内に配置される1個以上の仮想FIFOレジスタに書込み、次にその最小量のデータを転送プロセッサの制御下で動作する直接メモリ・アクセス技術を用い、サブシステム・メモリ内に配置されるFIFOレジスタの対応するセットに転送することにより、ホストとサブシステムとの間でデータを効率的に転送することである。転送以前にFIFOレジスタにデータを蓄積することにより、システム・バス上におけるデータ転送の開始及び停止に関連するオーパヘッドの影響が最小化される。

[0008]

【課題を解決するための手段】従って、本データ処理システムは、ホスト・メモリを有するホスト・プロセッサと、ホスト・プロセッサからのデータを処理するプロセッサを有する入出力サブシステムと、ホストとサブシステム・メモリと、ホスト・メモリと直接メモリ・アクセスを用いるサブシステム・メモリとの間のデータ転送を制御する通信プロセッサとを含む。

【0009】好適な実施例では、データ処理システムは主メモリ、データ転送用のシステム・パス及びシステム・パスに接続され、ホスト・プロセッサにより生成されるグラフィックス命令を実行するグラフィックス・サブシステムを有するワークステーション・ホストを含む。1個以上の仮想FIFOがシステム・メモリ内に設けられ、更に仮想FIFOの対応するセットがグラフィックス・サブシステム・メモリ内に設けられて、蓄積データ或いはシステム・パスを介して転送されるデータを記憶する。通信プロセッサは所定量のデータがホスト・メモリFIFOに蓄積されると、直接メモリ・アクセス技術を用いて転送を制御する。

[0010]

【実施例】一般に、グラフィックス描画サプシステムなどの特定の周辺サプシステムの性能は、ホスト・プロセッサなどのアプリケーション・プログラム・プロセッサから、グラフィックス・プロセッサなどのサプシステム・プロセッサに転送されるデータ量により制限される。この転送における主な制限要素は、任意の時間周期内に入出カバスを介して伝送される制御情報及びデータ情報の量である。近年、回路及びメモリ技術が飛躍的に改良されたため、処理能力もまた少なくとも10倍以上に強化された。しかしながら、ある期間、システム・バス上のデータ転送レートは、おおよそ2倍乃至3倍程度向上されるに過ぎなかった。

【0011】汎用バスは、増分デマンド応答技術又はP IOを用いる少量のデータ転送ではなく、直接メモリ・ 50 アクセスを用いる人量のデータ転送においてより効率的

である。

【0012】グラフィックス処理アプリケーションにお いては、一般に、1回の転送により、比較的少量のデー 夕及び制御情報が、アプリケーション・プログラム・プ ロセッサからグラフィックス・プロセッサに転送されな ければならない。グラフィックス・データ又は制御情報 の転送サイズは小さいので、DMAオーバヘッドはDM A機構の使用を正当化せず、従って、ホストとサプシス テムとの間の情報転送にとって、PIO機構が2つの乏 しい選択の内では好適であった。遅いデマンド応答入出 10 カオペレーション (PIO) は、アプリケーション・プ ログラム・プロセッサを妨害し、アプリケーション・プ ログラムに使用可能な処理帯域幅を減少させる。ホスト ・プロセッサを遅いPIO転送の実行から解放すること により、ホストとサプシステムとの間の情報のより効率 的な転送が、比較的小さな情報転送に対して直接メモリ ・アクセス(DMA)技術を用いて達成される。

【0013】次に図を参照しながら、本発明について説 明する。

【0014】図1を参照して、本発明を具現する装置に 20 ついて説明する。情報処理システム10は、オペレーテ ィング・システム・プログラムの制御の下でアプリケー ション・プログラム処理を実行するホスト・プロセッサ 20を含む。ホスト・プロセッサ20はシステム・バス 40及びホスト・メモリ30に接続され、ホスト・メモ リ30はホスト・プロセッサ20において実行される処 理に関連するプログラム及びデータ情報を記憶する。シ ステム・バス40は、プログラム及びデータ情報を周辺 サプシステムに伝送する。周辺サプシステムは、サプシ ステム・アプリケーション・プロセッサ70、サプシス 30 テム・メモリ50、及びグラフィックス・ディスプレイ ・システム80を含む。伝送制御プロセッサ60がシス テム・バス40に接続され、ホスト・メモリ30とサブ システム・メモリ50との間における、システム・パス 40を介するプログラム及びデータ情報の伝送を制御す る。サブシステム・アプリケーション・プロセッサ70 はグラフィックス命令及び関連データを処理し、グラフ ィックス・ディスプレイ・サプシステム80にサプシス テム・パス90を介して、表示されるイメージの画素ペ ースの表現を生成するための入力を提供する。

【0015】図2及び図3を参照して、ホスト・メモリ 30及びサブシステム・メモリ50内の一時レジスタの 割当てについて述べる。ホスト・プロセッサ20により 処理される各アプリケーションは自身に対して、ホスト ・メモリ30内の一時レジスタ、例えばFIFO-1 32, FIFO -2 34, FIFO -36、... FIFO-n 38を割当てる。サプシステ ム・メモリ50には対応する一時記憶レジスタ、例えば FIFO-1 52, FIFO-2 54, . . . FI FO-n 56が存在する。ホスト・プロセッサ20は 50 ム・メモリ50及びホスト・メモリ30内のリンク・リ

アプリケーション・プログラムを実行し、適切な制御情 報又はデータ情報をホスト・メモリ30内の32などの 所定のFIFOパッファに書込む。伝送制御プロセッサ 60はFIFO-1 32内の情報のシステム・バス4 0を介する、サプシステム・メモリ50内の対応する一 時レジスタFIFO-1 52への伝送を制御する。サ プシステム・アプリケーション・プロセッサ70は次 に、サプシステム・メモリ50内のFIFO-1 52 から情報を読出し、グラフィックス・ディスプレイ・サ プシステム80に入力を供給するために前記情報を処理

【0016】図4を参照すると、グラフィックス・ディ スプレイ・サプシステム80は、グラフィックス命令を 表示のための一連の画素表現に変換するグラフィックス ・プロセッサ82、表示されるイメージの表現を電子的 に記憶するピデオ・フレーム・バッファ・メモリ84、 及びピデオ・フレーム・パッファ・メモリ84に記憶さ れるイメージの可視表示を提供するビデオ表示装置86 を含む。

【0017】各アプリケーションがホスト・プロセッサ 20において開始されると、ホスト・メモリ内のFIF O-1 32などのFIFOが、そのアプリケーション による排他的使用のために割当てられる。任意の時点に おいて、複数のアプリケーションがオペレーション状態 にあり、各々が専用の一時記憶レジスタ、例えばホスト ・メモリ30内のFIFO32、34、36、38な ど、及びサプシステム・メモリ50内の対応するFIF Oを有することが予想される。

[0018] FIFO32, 34, 36, 38, 52, 54、56の管理は、各こうしたFIFOに対してポイ ンタが読出し、書込み、トップ及びポトムに対応して維 持されることを要求する。

【0019】トップ及びボトム・ポインタは、システム ・メモリ30内のFIFO32、34、36 及び38の それぞれの開始及び終了アドレスを定義する。読出しポ インタはグラフィックス・サブシステム80に転送され るデータ又は制御情報の最終ワードのアドレスを定義す る。書込みポインタはホスト・プロセッサ20により書 込まれたデータ又は制御情報の最終ワードのアドレスを 40 定義する。

【0020】伝送制御プロセッサ60は、読出しポイン タにより示されるアドレスから開始し、書込みポインタ により示されるアドレスで終了するデータ又は制御情報 のプロックの転送を制御する。

【0021】図5を参照して、伝送制御プロセッサ60 の制御による、ホスト・メモリ30からサプシステム・ メモリ50へのシステム・パス40を介する制御情報及 びデータ情報の伝送について説明する。

【0022】読出し及び書込みポインタが、サブシステ

スト57に保持される。伝送制御プロセッサ60はデー タの要求時にリンク・リスト57を走査し、データを転 送する。リンク・リスト57は、システムから新たなF IFOが追加又は消去される時、更新される。FIFO はそれらがアプリケーション・プログラムに割当てられ ると、リンク・リスト57に追加される。FIFOはア プリケーション・プログラムが終了すると、リンク・リ スト57から消去される。追加のアプリケーションがホ スト・プロセッサ20上で実行されると、追加のFIF 〇ポインタがリンク・リスト57に追加される。同様に 10 アプリケーションがホスト・プロセッサ20上での実行 を終了すると、その対応するFIFOポインタがリンク ・リスト57から除去される。

【0023】リンク・リストは非常によく知られた構造 であり、レジスタがリンク・リストに如何に追加又は消 去されるかに関しては、当業者には既知である。

【0024】情報伝送プロセス100は伝送制御プロセ ッサ60の制御の下で、データをシステム・パス40を 介して、ホスト・メモリ30からサプシステム・メモリ 50に転送するように動作する。これについて説明す る。FIFO-1 52などのサプシステム・メモリ5 0内の第1のF1FOがステップ104で、F1FO内 の使用可能な記憶空間の量を判断するために調査され る。伝送制御プロセッサ60はステップ106で、FI FO52に関連する読出しポインタ及び書込みポインタ を読出し比較することにより、サプシステム・メモリの FIFO52内の使用可能記憶空間の量が、データ伝送 を受諾するのに十分かどうかを判断する。ポインタがF IFO52がフルであることを示す場合、伝送制御プロ セッサ60はステップ120でカウンタを更新し、FI FO52のアクセスにおいて試行が不成功であったこと を示す。ステップ106において十分な空間が存在する と判断されると、伝送制御プロセッサ60は次に、ホス ト・メモリ30内のFIFO32などの対応するFIF Oに関し、それがシステム・バス40の資源の効率的使 用を生成するために十分な転送データを有するかどうか を判断する。

【0025】同様にステップ108及びステップ110 において、伝送制御プロセッサはシステムFIFO32 の読出しポインタ及び書込みポインタを調査する。FI FO32の読出しポインタ及び書込みポインタがFIF 〇が空であることを示すと、カウンタがステップ120 で増分され、試行が不成功であったことを示す。次に伝 送制御プロセッサ60はステップ118で、リスト上の 次のFIFO34に処理を進める。ホスト・メモリ30 内の32、34、36、... 38などのFIFOの説 出し及び書込みポインタが、十分な量のデータがサブシ ステム・メモリ50に転送されることを示すと、伝送制 御プロセッサ60はシステム・パス40を介してデータ 転送を開始する。伝送制御プロセッサ60はステップ1 50 れる時に、ホスト・プロセッサ20が他の処理を継続で

8

12で、米国特許第3812475号において述べられ るような直接メモリ・アクセス技術を用いて、システム ・パス40上へのデータ転送を生じる。情報転送が完了 すると、伝送制御プロセッサ60はステップ114で、 ホスト・メモリ30及びサプシステム・メモリ50内の 読出し及び書込みポインタをそれぞれ更新し、次にリン ク・リスト57内の次のFIFOに移行する。ステップ 116において1個のFIFOだけしか検出されない場 合には、プロセス100はプロセスの開始102に戻 り、伝送制御プロセッサ60の制御の下で次の転送を実 行する。上述のステップは、リンク・リスト内の次の各 連続するFIFO34、36、... 38に対して、或 いはアプリケーション・プログラムが実行を完了するか 又は終了されるまで実行される。

【0026】図6を参照すると、ここで述べられる本発 明は、ホスト・メモリ30内の複数のFIFOからサブ システム・メモリ50内の複数のFIFOに情報を転送 するためにも使用される。このオペレーションは伝送制 御プロセッサ60の制御の下で実行され、各FIFO3 2、34、36、52、54、56は、リンク・リスト 57内の次のFIFO34、36、54、56を指すポ インタを含み、最後のFIFO36、56は最初のFI FO32、52を指し返す。この構成を使用し、32-52、34-54などの複数のFIFO対間の情報転送 が、リンク・リスト57を横断することにより処理され

【0027】101、103及び105などの複数のア プリケーション・プログラムがホスト・プロセッサ20 内で同時に動作し、サプシステム・アプリケーションの ためのデータ及び制御情報を生成する。各アプリケーシ ョン・プログラム101、103及び105はデータ又 は制御ストリームを生成し、情報をアプリケーション・ プログラムに関連するFIFOレジスタに記憶する。例 えば、アプリケーション・プログラム101はFIFO -1 32に割当てられ、アプリケーション・プログラ ム103は自身にFIFO-2 34を割当て、アプリ ケーション・プログラム105は自身にFIFO-3 36を割当てる。全てのFIFOはシステム・メモリ3 0内に存在する。各アプリケーションはデータ又は制御 情報をサプシステム・メモリ50へ伝送するために、そ れらをそれぞれのFIFOに記憶する。各システム・メ モリFIFO32、34及び36は、仮想アダプタとし て動作し、データ又は制御情報をサプシステム・メモリ 50内のFIFO52、54及び56の形式の対応する 仮想アダプタに伝送する。これらは全て伝送制御プロセ ッサ60の制御の下で実行される。

【0028】DMAデータ転送は、データ及び制御情報 が伝送制御プロセッサの制御の下で、32-52、34 -54及び36-56などの仮想アダプタ対間で交換さ

きるように解放する。

【0029】伝送制御プロセッサ60は、図6において、FIFO34と伝送制御プロセッサ60を結ぶ実線、及び伝送制御プロセッサ60とサプシステム・メモリFIFO54を結ぶ実線で示されるように、システム・メモリ30内のFIFO34、及びサプシステム・メモリ50内のFIFO34などの仮想アダプタ間の情報フローを制御する。FIFO32と伝送制御プロセッサ60との間の破線、及びFIFO36と伝送制御プロセッサ60との間の破線は、FIFO34に含まれる情報の終りに達した後に、データ及び制御情報を伝送するために使用される別の使用可能なバスを示す。同様に伝送制御プロセッサ60とFIFO52との間、及び伝送制御プロセッサ60とFIFO56との間を結ぶ破線も存在し、これらはFIFO34とFIFO54との間の伝送の完了後に使用可能なデータ・バスを示す。

【0030】更に例として、FIFO52は表示装置86(図4参照)上に表示されるグラフィックス表現を生成するために使用されるデータ及び制御情報をサブシステム・アプリケーション・プロセッサ70に提供するよ 20うに、活動化される。

【0031】実質的に、伝送制御プロセッサ60の制御の下で、FIFO対32-52、34-54及び36-56を使用することにより、システム・メモリ30とサプシステム・メモリ50との間でDMA転送の使用によるオーバヘッドを正当化するのに十分な量のデータを転送可能となり、同時にホスト・プロセッサを他の処理のために解放することにより、システム・パス40の効率的使用が可能となる。

【0032】伝送制御プロセッサはまた、システム・バ 30 ス40上において、ホスト・メモリ30とサプシステム・メモリ50との間で伝送される情報を走査し、プログラム・オペレーション・コードを探索することができる。転送において所定のオペレーション・コードに遭遇すると、伝送制御プロセッサ60はプロセスを停止し、割込みをホスト・プロセッサ20及びシステム・アプリケーション・プロセッサ70に通知したりする。

【0033】まとめとして、本発明の構成に関して以下の事項を開示する。

【0034】(1)オペレーティング・システム・プロ 40 グラムの制御の下でアプリケーション・プログラムを実行する第1の処理手段と、前記第1の処理手段に接続され、前記第1の処理手段に関連するプログラム及びデータの形式の情報を配憶し、1個以上の周辺サプシステムに伝送する前記情報を蓄積する1個以上の一時記憶レジスタを含む第1のメモリ手段と、前記第1のメモリ手段に接続され、前記情報を前記1個以上の周辺サプシステムに伝送する伝送手段と、前記伝送手段に接続される1個以上の周辺サプシステムであって、各前記周辺サプシステムが、前記伝送手段に接続され、前記第1のメモリ 50

10

と前記周辺サプシステムとの間の情報の伝送を制御する 伝送制御手段と、前記伝送手段及び前記伝送制御手段に 接続され、前記第1のメモリ手段から受信される情報及 び前記第1のメモリ手段に伝送される情報を記憶する第 2のメモリ手段であって、前記第1のメモリ手段から受 信される前記情報を記憶し、前記第2のメモリ手段から 前記第1のメモリ手段に伝送されるデータを蓄積する1 個以上の一時レジスタと、前記第2のメモリ手段に され、前記第1のメモリ手段から前記第2のメモリ手段 に伝送される情報を処理する第2のプロセッサとを含む 前記第2のメモリ手段と、を含む各前記周辺サプシステムとを含むデータ処理システム。

- (2) 前記第2のプロセッサに接続され、前記第2のプロセッサによる処理情報結果を表示するビデオ表示システムを含む、前記(1)記載のデータ処理システム。
- (3) 前記ビデオ表示システムが前記第2のプロセッサ による処理の結果生じる情報のグラフィック表現を表示 する、前記(2) 記載のデータ処理システム。
- (4)前記第1のメモリ内の前記一時記憶レジスタがフアーストイン-ファーストアウト・レジスタを含む、前記(1)記載のデータ処理システム。
  - (5) 前記第2のメモリ手段内の前記1個以上の一時レジスタが、ファーストイン-ファーストアウト・レジスタを含む、前記(1)記載のデータ処理システム。
  - (6) 情報処理システムにおける第1のメモリ手段と第2のメモリ手段との間のデータの効率的伝送方法であって、第1のメモリ手段内の1個以上の一時レジスタ内のデータ量が第1の所定レベルに達したかどうかを判断する第1の判断ステップと、前記第1の判断ステップにより前記第1の所定レベルに達したと判断されると、直接メモリ・アクセス転送を用いる伝送制御手段の制御により、前記第1のメモリ手段内の前記一時レジスタから、前記第2のメモリ手段内の対応する1個以上の一時レジスタにデータを伝送するステップとを含むデータ効率的伝送方法。
  - (7) 前記第2のメモリ手段内の前記1個以上の一時レジスタ内に、伝送されるデータ量を収容する十分な空間が存在するかどうかを判断するステップを含む、前記(6) 記載のデータ効率的伝送方法。
  - (8) 情報を伝送するための多数の試行を表すカウントを含む1個以上のカウンタを更新するステップを含む、 前記(6)記載のデータ効率的伝送方法。
  - (9) 前記第1のメモリ手段内に、前記第2のメモリ手段に伝送される情報を含む複数の一時記憶レジスタが存在するかどうかを判断し、複数存在すると判断されると、前の一時記憶レジスタからのデータ転送の完了後に、次の一時記憶レジスタに移行するステップを含む、前記(6)記載のデータ効率的伝送方法。

[0035]

【発明の効果】以上説明したように、本発明によれば、

転送以前にFIFOレジスタにデータを蓄積することに より、システム・バス上におけるデータ転送の開始及び 停止に関連するオーバヘッドの影響が最小化され、ホス トとサプシステムとの間でデータを効率的に転送するこ とが可能となる。

#### 【図面の簡単な説明】

【図1】本発明の好適な実施例のブロック図である。

【図2】図1の実施例のホスト・メモリのFIFOレジ スタ割当てを示す図である。

【図3】図1の実施例のサプシステム・メモリのFIF 10 Oレジスタ割当てを示す凶である。

【図4】図1の実施例のグラフィックス・ディスプレイ ・サプシステムのプロック図である。

【図5】本発明の好適な実施例によるホストとサプシス テム・メモリとの間の情報転送プロセスの流れ図であ

【図6】複数データ・パスを示す本発明の好適な実施例 のデータ流れ図である。

### 【符号の説明】

10 情報処理システム

20 ホスト・プロセッサ

30 ホスト・メモリ

32, 52 FIFO-1

34, 54 FIFO-2

36 FIFO-3

38, 56 FIFO-n

40 システム・バス

50 サプシステム・メモリ

57 リンク・リスト

60 伝送制御プログラム

70 サブシステム・アプリケーション・プロセッサ

12

80 グラフィックス・ディスプレイ・システム

82 グラフィックス・プロセッサ

84 ピデオ・フレーム・パッファ・メモリ

86 ビデオ表示装置

90 サブシステム・パス


100 情報伝送プロセス

101、103、105 アプリケーション・プログラ


[図2]

20

【図1】




[図3]




FF0 - 1 FIF0 - 2 FIFO - 3 FIFO - N リンク・リスト


【図4】



【図5】



【図6】



## フロントページの続き

(72)発明者 ポール・デビッド・デニクラ アメリカ合衆国、ニューヨーク州ハーレ ・ イ、レイナ・ストリート 125

(72)発明者 チャールズ・レイ・ジョンズ アメリカ合衆国、テキサス州オースティ ン、カシア・ドライブ 10703

- (72)発明者 オマー・マーマウド・ラヒム アメリカ合衆国、ニューヨーク州シラキュ ーズ、ウエストプルック・ヒルズ・ドライ ブ 252
- (72)発明者 デビッド・アンドリュー・ライス アメリカ合衆国、ニューヨーク州シラキュ ーズ、ウエストウブルック・ヒルズ・ドラ イブ 256
- (72)発明者 マーク・アーネスト・パン・ノストランド アメリカ合衆国、ニューヨーク州スタッツ パーグ、ヘインズ・コート 2